|
차세대통신융합 취업 역량 강화 프로그램 운영 계획(안) |
|
|
1 |
추진 배경 및 목적 |
◦ 차세대통신융합 전공 관련 시스템 및 회로 설계능력 함양을 위하여 Cadence tool를 활용한 집적회로 설계 교육을 진행
◦ 본 교육을 통해 Cadence tool을 활용하여 다양한 규격 제한 조건에 부합하는 통신용 CMOS 집적회로를 설계하는 능력을 배양하고자 함
◦ CMOS devices technology를 바탕으로 아날로그 회로 설계방법과 CMOS Analog IC 기초회로의 CMOS layout 설계 능력을 배양하고자 함
|
2 |
운영 개요 |
◦ 소과제명: [2- 5- 3] 기술선도형 차세대통신융합인재양성
◦ 교 육 명: Cadence Full- Custom IC (아날로그 IC 설계)교육
◦ 담 당: 충남대학교 한정환 교수
◦ 교육대상: 차세대통신융합전공 참여학과 4학년 및 미취업 졸업생
◦ 모집인원: 30명
※ 선착순으로 신청이 조기마감될 수 있습니다.
※ 3일 교육 도중 중도 이탈 시 추후 교육 참여에 제한을 받을 수 있음
◦ 교육방법: 대면교육 (온라인 참석 불가)
◦ 교육일시: 2022. 6. 27.(월) ~ 6. 29.(수) 10:00 ~ 17:00
- 1 -
◦ 교육장소: 충남대학교 공학2호관(E2) 402호
◦ 교육신청
- 신청기한: 2022. 6. 22.(수) 14:00까지
- 제출서류: 신청서, 개인정보 수집 및 이용 동의서, 재(휴)학증명서
- 접수방법: e- mail 접수 ycm2260@cnu.ac.kr
첨부의 참가신청서 작성하여 이메일 제출
- 문 의 처: 한정환 042- 821- 5665 (jh.han@cnu.ac.kr)
◦ 강 사: 김성훈 (원메이커랩 / 대표)
|
3 |
세부사항 |
|
일시 |
세부 내용 |
|
6. 27.(월) 10:00~17:00 |
1. Custom IC Design Flow 설명 및 CMOS 공정 이론 교육설명 2. Introduction to the UNIX Operating System - Unix Commands(이론 및 실습교육) 3. Basic Schematic Capture, Symbol Generation and Editing - Creating a New Cellview - Adding Components and Editing component or Label, Pins - Symbol Generation 4. Introduction to Virtuoso Spectre Simulator - Environment Setup and Direct Simulation - Setting Up for an Analysis/- Running a Simulation/Waveform 5. CMOS NMOS & PMOS 특성을 이용한 최적화 방법론 6. Labs - Schematic Capture of Inverter/- Creating Symbol of Inverter - CMOS NMOS, PMOS DC Simulation - Design of CMOS Current mirror |
- 2 -
|
일시 |
세부 내용 |
|
6. 28.(화) 10:00~17:00 |
1. Labs - CMOS inverter DC, AC, Transient Simulation 2. CMOS ANALOG IC LAYOUT 설계 방법론 교육 - CMOS inverter DC, AC, Transient Simulation 3. GPDK 적용 방법 및 활용 방안 설명 4. Layout Editor Basics - Viewing Design and Selecting Objects - Using the Basic Commands , Creating Polygons and Circles 5. Creating and Editing Design - Using Hierarchy Commands - Importing and Exporting a Design, Creating Polygons and Circles |
|
6. 29.(수) 10:00~17:00 |
1. Layout Editor를 이용한 NMOS, PMOS Layout방법 설명 및 실습 - NMOS, PMOS LAYOUT 배치 및 설계방법 2. Layout Editor를 이용한 P- cell 생성 방법에 대한 설명 및 실습 - PCELL 설정 및 사용방법 3. P- cell을 사용한 CMOS Transistor(NMOS, PMOS) 설계 실습 4. P- cell을 사용한 CMOS Inverter Layout 설계 및 NAND, NOR 설계 - Assura DRC, LVS, QRC 이용한 CMOS Inverter 실습 - Assura DRC, LVS, QRC 이용한 CMOS NAND, NOR 실습 |
※ 점심시간 12:00 ~ 13:00
|
4 |
방역계획 |
◦ 출입관리: 참석자 서명을 통해 출입자 관리
◦ 수시로 손소독 실시 및 교육 진행 중 마스크 착용 필수
◦ 의심증상자 발생 시 퇴실 조치 후 ☎ 보건당국 1339, ☎ 유성구보건소 042- 611- 5011 신고
※ 상기 기재되지 않은 방역 계획은 충남대학교 방역 지침에 따라 운영
- 3 -